从零构建嵌入式中断系统：GIC与GPIO的深度对话

在嵌入式开发中，中断系统是连接硬件事件与软件响应的核心桥梁。无论是按下按键、数据到达，还是定时器超时，高效的中断处理机制都能让系统在第一时间做出反应。本文将带你深入ARM架构下的通用中断控制器（GIC）与通用输入输出（GPIO）的协同工作原理，从硬件触发到软件处理的完整链路，剖析如何构建一个稳定、高效的中断驱动系统。

1. 中断系统架构与硬件基础

中断系统的设计始于对硬件资源的深刻理解。在现代ARM嵌入式系统中，GIC（Generic Interrupt Controller）作为中断管理的核心，负责接收、分发和处理所有中断信号。而GPIO则是最常见的中断源之一，例如按键、传感器信号等外部事件都通过GPIO引脚触发中断。

GIC通常支持三种中断类型：

• 软件生成中断（SGI）：ID 0-15，用于核间通信
• 私有外设中断（PPI）：ID 16-31，特定于每个处理器内核
• 共享外设中断（SPI）：ID 32-1019，可由任何处理器内核处理

GPIO控制器通过配置相关寄存器来设置中断触发条件，常见的触发方式包括：

• 上升沿触发
• 下降沿触发
• 高电平触发
• 低电平触发
• 双边缘触发

// GPIO中断配置示例
#define GPIO5_ICR1   (*(volatile uint32_t *)0x020A8004)
#define GPIO5_IMR    (*(volatile uint32_t *)0x020A800C)
#define GPIO5_ISR    (*(volatile uint32_t *)0x020A8010)

// 配置GPIO5引脚3为上升沿触发
GPIO5_ICR1 = (GPIO5_ICR1 & ~(0x3 << 6)) | (0x1 << 6);
GPIO5_IMR |= (1 << 3);  // 使能中断屏蔽

提示：在实际项目中，务必参考具体芯片的数据手册配置寄存器，不同厂商的GPIO控制器寄存器偏移地址可能有所不同。

2. GIC配置与中断分发机制

GIC的配置是整个中断系统的关键。首先需要获取GIC控制器的基地址，这可以通过查询芯片数据手册或访问CP15协处理器来实现。GIC分为分发器（Distributor）和CPU接口（CPU Interface）两部分，分别负责中断的全局管理和CPU核心特定的处理。

GIC分发器主要寄存器功能：

寄存器名称	功能描述	访问方式
GICD_TYPER	报告GIC支持的中断数量	只读
GICD_ISENABLERn	中断使能设置	读写
GICD_ICENABLERn	中断禁用设置	读写
GICD_IPRIORITYRn	中断优先级设置	读写
GICD_ITARGETSRn	中断目标CPU设置	读写

GIC CPU接口主要寄存器：

寄存器名称	功能描述	访问方式
GICC_PMR	中断优先级掩码	读写
GICC_BPR	二进制点寄存器	读写
GICC_IAR	中断应答寄存器	只读
GICC_EOIR	中断结束寄存器	只写

; 获取GIC基地址示例
MRC p15, 4, r1, c15, c0, 0   ; 读取GIC基地址到r1

; 设置中断优先级掩码
MOV r0, #0xFF                ; 允许所有优先级的中断
STR r0, [r1, #0x04]          ; 写入GICC_PMR

配置GIC时需要注意的几个关键点：

1. 先禁用所有中断，再逐个配置需要的中断源
2. 合理设置中断优先级，避免高优先级中断阻塞系统
3. 正确配置中断目标CPU，在多核系统中尤为重要
4. 中断处理完成后必须正确发送EOI信号

3. 中断向量表与处理流程设计

中断向量表是中断处理的入口点，它定义了不同类型中断发生时的跳转地址。在ARMv7架构中，向量表通常位于内存的0x00000000或0xFFFF0000地址，但现代ARM处理器通常使用VBAR（Vector Base Address Register）来设置向量表基地址。

典型的中断向量表结构：

.section .vectors, "ax"
.global _vectors

_vectors:
    LDR PC, reset_handler_addr
    LDR PC, undef_handler_addr
    LDR PC, svc_handler_addr
    LDR PC, prefetch_abort_handler_addr
    LDR PC, data_abort_handler_addr
    NOP                          ; 保留
    LDR PC, irq_handler_addr
    LDR PC, fiq_handler_addr

reset_handler_addr:          .word reset_handler
undef_handler_addr:          .word undef_handler
svc_handler_addr:            .word svc_handler
prefetch_abort_handler_addr: .word prefetch_abort_handler
data_abort_handler_addr:     .word data_abort_handler
irq_handler_addr:            .word irq_handler
fiq_handler_addr:            .word fiq_handler

中断处理的基本流程包括：

1. 保存上下文：保护现场，保存所有可能被修改的寄存器
2. 识别中断源：读取GICC_IAR寄存器获取中断ID
3. 执行处理函数：根据中断ID调用对应的中断服务例程
4. 清除中断：处理完成后向GICC_EOIR寄存器写入中断ID
5. 恢复上下文：恢复保存的寄存器值
6. 返回：使用正确的指令返回到被中断的代码

// IRQ处理函数示例
void __attribute__((interrupt("IRQ"))) irq_handler(void)
{
    // 保存上下文
    uint32_t int_id;
    
    // 获取中断ID
    int_id = GICC->IAR;
    
    if (int_id < MAX_INTERRUPT_ID) {
        // 调用注册的中断服务函数
        if (irq_table[int_id].handler != NULL) {
            irq_table[int_id].handler(irq_table[int_id].arg);
        }
    }
    
    // 发送中断结束信号
    GICC->EOIR = int_id;
    
    // 恢复上下文
}

注意：在中断处理函数中应尽量避免耗时的操作，保持中断服务例程尽可能简短。如果需要大量处理，应考虑使用底半部（bottom half）机制。

4. 位置无关码与中断处理优化

在嵌入式系统中，固件可能需要在不同的内存地址运行，这就需要考虑位置无关码（Position Independent Code, PIC）的设计。位置无关码使用相对地址而非绝对地址，可以在任何地址正确执行。

位置相关码与位置无关码对比：

特性	位置相关码	位置无关码
地址引用	使用绝对地址	使用相对地址
灵活性	必须在链接地址运行	可在任何地址运行
性能	通常更高效	可能有轻微性能开销
使用场景	固定地址运行的系统	需要重定位的系统

// 位置相关码示例 - 使用绝对地址
#define UART0_BASE 0x10000000
void uart_send(char c) {
    *(volatile uint32_t *)(UART0_BASE + 0x00) = c;
}

// 位置无关码示例 - 使用相对地址
void uart_send_pic(char c) {
    // 通过函数参数或全局变量获取基地址
    extern uint32_t uart_base;
    *(volatile uint32_t *)(uart_base + 0x00) = c;
}

在中断处理中优化性能的几个技巧：

1. 使用向量化中断处理：为每个中断源单独注册处理函数，避免大的switch-case语句
2. 合理设置中断优先级：确保关键中断能够及时响应
3. 减少中断延迟：优化中断处理流程，最小化关中断时间
4. 使用中断嵌套：在必要时允许高优先级中断打断低优先级中断处理

// 中断服务函数表结构
typedef struct {
    void (*handler)(void *);
    void *arg;
    uint32_t priority;
} irq_handler_t;

// 注册中断处理函数
int register_irq_handler(uint32_t irq_num, void (*handler)(void *), void *arg)
{
    if (irq_num >= MAX_IRQ_NUM) return -1;
    
    irq_table[irq_num].handler = handler;
    irq_table[irq_num].arg = arg;
    
    // 设置中断优先级
    set_irq_priority(irq_num, DEFAULT_PRIORITY);
    
    // 使能中断
    enable_irq(irq_num);
    
    return 0;
}

在实际项目中，我遇到过因中断优先级设置不当导致的系统死锁问题。一个低优先级中断处理函数中调用了某个资源访问函数，而该函数被高优先级中断频繁使用，形成了优先级反转。通过合理调整中断优先级和使用适当的同步机制，最终解决了这个问题。

嵌入式中断系统的设计需要综合考虑硬件特性、实时性要求和系统稳定性。通过深入理解GIC和GPIO的协同工作机制，开发者可以构建出响应迅速、稳定可靠的中断驱动系统。记住，良好的中断处理设计不仅是技术的体现，更是对系统整体架构深思熟虑的结果。