硬件校招八股文（4）- 差分放大电路&集成运算放大器

共朝夕

314人浏览 · 2026-10-08 17:47:09

共朝夕 · 2026-10-08 17:47:09 发布

前言：问题来源于：全网最全硬件校招八股文（0）-高频面试题目录（持续更新中）_牛客网https://www.nowcoder.com/discuss/745365260311236608https://www.nowcoder.com/discuss/745365260311236608https://www.nowcoder.com/discuss/745365260311236608

1、差分放大电路的主要特点

差分放大电路的概念：差分放大电路（Differential Amplifier）是由两只特性完全相同的晶体管（或场效应管）及相关电阻组成的完全对称的电路结构。它的核心任务是放大两个输入端的电压差（即差模信号），同时极力压制两个输入端同时变大或变小的相同电位变化（即共模信号）。

判断结论：差分放大电路最核心的特点就是“放大差模，抑制共模”。它通过物理结构的绝对对称性和发射极的长尾电阻（或恒流源），巧妙地将温度漂移、电源波动等有害干扰转化为共模信号并在两管相减时抵消，从根本上解决了直流放大器中最棘手的“零点漂移”问题。它是几乎所有现代集成运算放大器的输入级基石。

参考回答（口语化面试版）：

“差分放大电路最大的特点，我总结下来就是八个字：‘放大差模，抑制共模’。

在实际工程里做直流放大，我们最怕的就是温度变化或者电源波动导致的‘零点漂移’。差分电路为了解决这个问题，用了一个非常巧妙的设计：它把左右两边做得完全对称。

这样一来，如果是外界干扰或者温度发生变化，两边管子的电流就会一起变大或者变小，这就是所谓的‘共模信号’。因为电路是对称的，这两部分同向的波动在输出端一减，就直接相互抵消了，漂移问题迎刃而解。

而我们要放大的真正有用的信号，是两端一正一反输入的‘差模信号’。它在对称结构里不仅不会被抵消，反而会被顺畅地放大。正因为它抗干扰能力极强、静态工作点稳如泰山，所以现在几乎所有的集成运放，第一级输入的基石全都是差分结构。”

2、什么叫差模信号？什么叫共模信号？

差模与共模信号的概念：在任何双端输入的电路系统（如差分放大器、双绞线传输）中，无论两个输入引脚上的绝对电压 $v_{i1}$ 和 $v_{i2}$ 有多复杂，它们在数学上都可以被完美拆解为两部分的叠加：差模信号与共模信号。

差模与共模的回路特征. Source: All About Circuits / EMC Basics: Common Mode vs. Differential Noise - White Paper

判断结论：在工程实际中，差模信号通常是我们想提取的“有用信息”（比如传感器两端真实的压差、双绞线传来的高速数据）；而共模信号往往是我们想干掉的“无用干扰”（比如两根线同时感应到的空间电磁噪声、50Hz工频干扰、或者温度变化引起的零点漂移）。

参考回答（口语化面试版）：

“简单来说，差模信号就是在‘找不同’，共模信号就是在‘找相同’。

如果在差分放大器的两个输入端测电压：

差模信号（ $v_d$ ），就是这两个输入端电压的差值（ $v_d = v_{i1} - v_{i2}$ ）。如果把两根线比作两个人抬东西，差模就是他俩动作完全相反，一个往上抬，一个往下压。这种‘一正一反’的压差，往往是我们要传输的真实有用数据。

共模信号（ $v_c$ ），则是这两个输入端电压的平均值（ $v_c = \frac{v_{i1} + v_{i2}}{2}$ ）。这就像两个人动作完全一致，同时往上抬，或者同时往下蹲。在实际电路里，这种‘同向变动’通常都是外界强加进来的干扰，比如环境温度变了导致管子参数一起漂移，或者旁边有个大电机启动，在两根线上感应出了同样的电磁噪声。

所以咱们设计差分电路，目的非常明确：就是要张开双臂迎接‘一正一反’的差模有用信号，同时利用对称结构，把‘同上同下’的共模干扰信号统统抵消在门外。”

3、差分放大电路如何抑制共模信号，放大差模信号？

差分放大电路抑制共模、放大差模原理的概念：差分放大电路之所以能对两种信号区别对待，核心硬件支撑有两个：一是左右两边绝对对称的晶体管与负载结构；二是两管发射极交汇处连接的长尾电阻（或恒流源）。

判断结论：面对一正一反的差模信号，两管电流“一增一减”，发射极交汇点的总电流保持不变，该点电位恒定（相当于交流接地），电路表现为两个独立的高增益共射放大器；面对同正同负的共模信号，两管电流“同增同减”，剧烈变化的电流在长尾电阻上产生极大的压降，形成强烈的负反馈，从而把共模增益死死压住。

参考回答（口语化面试版）：

“我是这么理解差分放大电路的工作机制的。要说明白这个问题，核心就在于它那个标志性的‘长尾电阻’，也就是发射极连在一起的那个公共支路。

先说它是怎么放大差模信号的。当我们输入一正一反的信号时，比如左边管子要导通、电流变大，右边管子就会同比例关断、电流变小。这‘一增一减’汇聚到中间的长尾电阻上，总电流其实是一点没变的。既然电流没变，这个公共节点的电压就在交流状态下一动不动，相当于‘交流接地’了。这时候长尾电阻就像是不存在一样，左右两边完全变成了两个不受干扰的高增益共射放大器，差模信号就被顺畅地放大了。

再说它是怎么抑制共模信号的。如果进来的是同向的干扰信号，比如温度升高导致两边管子电流一起变大，那这两股‘同增’的电流汇聚到长尾电阻上，就会在上面产生一个非常大的电压降，把发射极的电位死死往上抬。发射极电位一上来，管子的 $V_{be}$ 压差就被顶回去了。这其实就是在输入端引入了极其强烈的负反馈，电流越大它越压制你，从而把共模增益降到了接近于零。

如果是现代的集成运放芯片，我们还会用一个‘恒流源’来代替这个长尾电阻。因为恒流源的交流阻抗趋于无穷大，共模负反馈就会强到无限大，这样就能把共模干扰彻底拒之门外了。”

4、共/差模抑制比越大越好还是越小越好

共模抑制比大小的判断结论：共模抑制比（CMRR）绝对是越大越好。它的核心物理意义是“有用信号增益”与“无用干扰增益”的比例，比值越大代表电路的结构越对称，抗共模干扰的能力越强。

参考回答（口语化面试版）：

“共模抑制比肯定是越大越好的。

咱们从它的定义就能直接看出来：它等于差模放大倍数除以共模放大倍数。在实际工程里，差模信号是咱们想提取的‘有用数据’，而共模信号是外界强加的‘环境噪声’或者‘温漂’。

咱们做放大器，目的非常明确，就是希望把有用的信号放得越大越好（分子大），同时把烦人的干扰压得越低越好（分母小）。所以这俩一除，算出来的比值自然是越大越好。

CMRR 越大，就说明这个电路在极其嘈杂的环境里，‘去伪存真’把微弱有用信号揪出来的能力越强。如果是个理想的完美差分放大器，它对共模干扰的放大倍数是零（完全抑制），那它的共模抑制比就是无穷大。”

5、什么是差模增益？什么是共模增益？什么是共模抑制比?

差模增益、共模增益与共模抑制比的概念：在差分放大电路中，任何复杂的输入都可以分解为差模信号（两输入的差值）和共模信号（两输入的均值）。差模增益（ $A_d$ ）是指电路对差模信号的电压放大倍数；共模增益（ $A_c$ ）是指电路对共模信号的电压放大倍数；共模抑制比（CMRR）则是差模增益与共模增益绝对值的比值，工程上常以分贝（dB）表示，即 $\text{CMRR} = 20 \log_{10}\vert{}A_d / A_c\vert{}$ 。

判断结论：这三个核心指标是评价差分电路性能的“体检表”。差模增益代表“干活的能力”（越大越好），共模增益代表“犯错的概率”（越小越好），而共模抑制比则是两者的综合评分，数值越大，说明电路在嘈杂环境中“去伪存真”的抗干扰能力越顶尖。

参考回答（口语化面试版）：

“如果把差分放大电路比作一个‘信号分拣员’，这三个概念就是考核它业绩的核心指标。

第一是差模增益。差模信号就是两个输入引脚上‘一正一反’的压差，这通常是我们真正想提取的有用数据。差模增益就是电路对这个有用信号的放大倍数。显然，这个值越大，说明放大器的本职工作干得越好。

第二是共模增益。共模信号是两个输入引脚上‘同上同下’的电压成分，在实际工程里，这玩意儿基本全都是环境温漂或者外界电磁干扰。共模增益就是电路对这些噪声的放大倍数。我们希望电路对干扰完全‘视而不见’，所以这个值越小越好，理想情况下最好是零。

第三是共模抑制比（CMRR）。它其实就是个综合打分，直接用‘差模增益’除以‘共模增益’算出来。因为我们要的是放大有用信号、死死压制无用干扰，所以分子越大、分母越小，算出来的 CMRR 肯定就越大。在实际选型或者看芯片手册的时候，CMRR 分贝值越高的运放，抗干扰和抗温漂的硬实力就越强。”

6、集成运放参数有哪几部分，如何理解压摆率？

集成运放参数与压摆率的概念：集成运算放大器的参数体系非常庞大，主要可以归纳为三大类：直流参数（如输入失调电压、输入偏置电流、温度漂移，决定静态精度）、交流与动态参数（如增益带宽积 GBWP、压摆率 SR、建立时间，决定动态速度）、以及抑制与噪声参数（如共模抑制比 CMRR、电源抑制比 PSRR、等效输入噪声密度，决定抗干扰能力）。其中，压摆率（Slew Rate, SR）是指运放输出端电压在单位时间内能够变化的最大速率，单位通常是 $V/\mu s$ 。

判断结论：直流参数看“准不准”，交流参数看“快不快”。压摆率是限制运放处理高频大信号时的绝对物理天花板。只要输入信号的斜率（变化率）超过了压摆率的极限，运放输出就会“跟不上”，导致严重的非线性失真（比如正弦波变成三角波）。

参考回答（口语化面试版）：

“运放的参数手册看着眼花缭乱，但我一般把它切成三大块来看。第一块是直流参数，像失调电压、偏置电流和温漂，这些指标决定了运放静态时的‘精度底线’；第二块是交流和动态参数，像带宽和压摆率，决定了它对信号的‘反应速度’；第三块就是抑制类参数，比如我们常说的共模抑制比，决定了它的‘抗干扰能力’。

关于压摆率（SR），用工程大白话说，它就是运放输出电压变化的‘最高限速’。

为什么会有这个限速呢？因为运放内部为了防止高频自激振荡，都会内置一个频率补偿电容。输出电压想要快速跳变，内部电路就得给这个电容快速充放电。但运放内部的电流是有限的，就像用水龙头给水缸注水，就算水龙头开到最大，水面上升的速度也就那么快了。

在实际干活时，压摆率这个参数非常致命。很多时候我们看带宽（GBWP）觉得够用，但带宽其实是针对‘微弱小信号’的。如果你要处理的是幅度很大、频率又高的信号，这时候考验的就不是带宽，而是压摆率了。如果信号电压上蹿下跳得太快，运放内部充放电跟不上趟，原本圆润的正弦波就会被活生生‘拉扯’成带棱角的三角波，这叫压摆失真。所以在选型的时候，只要涉及到高速的大信号处理，我绝对会优先盯死压摆率这个参数。”

7、简述集成运算放大器对输入级、中间级、输出级、偏置电路的要求（集成电路的组成）

集成运放内部结构的概念：集成运算放大器本质上是一个极高增益的、多级直接耦合放大电路。为了满足不同的电气性能指标，它的内部硬件架构通常被明确划分为四个独立且协同的功能模块：输入级、中间级（电压放大级）、输出级，以及为它们全天候提供稳定直流电流的偏置电路。

判断结论：这四个部分在芯片内部各司其职，特点鲜明。输入级是“门面”，核心任务是抗干扰和高输入阻抗（差分结构）；中间级是“引擎”，核心任务是疯狂拉高电压增益（共射电路）；输出级是“干重活的”，核心任务是带载能力强且输出电阻小（推挽结构）；偏置电路则是“后勤大管家”，用镜像电流源为各级提供稳如泰山的静态工作点。

参考回答（口语化面试版）：

“我是这样理解运放内部这四大模块的分工和要求的：

第一是输入级。它是运放对外的‘门面’，直接和微弱信号打交道。它最核心的要求是极高的输入阻抗、极小的零点漂移，以及极其强悍的抗干扰能力。为了把外界的共模噪声和环境温漂死死压住，这里必须采用对称的差分放大电路。

第二是中间级，也可以叫电压放大级。它是运放的‘核心主引擎’，唯一的任务就是疯狂地提供极高的电压放大倍数。为了把增益拉满，这部分一般会用带有源负载的共射（或共源）放大电路，甚至多级级联在一起。

第三是输出级。信号放大了最终要推负载，所以输出级是‘干重活的’。它的核心要求是输出阻抗必须极低，要有很强的电压/电流驱动能力，而且输出电压的动态摆幅要大。为了兼顾功耗效率和减小交越失真，这部分通常采用甲乙类推挽互补输出电路。

最后是偏置电路。集成电路芯片里面最怕做大电容和大电阻，所以它没法像分立元件那样用电阻分压来给管子提供偏置。它的解决办法是用一个‘后勤大管家’——镜像电流源网络。它产生一个基准电流后，就像照镜子一样按比例复制、分配给前面三个级，为整个运放提供稳如泰山、不受温度和电源电压波动影响的直流工作点。”

8、集成运放（集成电路运算放大器）损坏的常见原因

集成运放损坏原理的概念：集成运放内部集成了大量微米级的晶体管，物理结构极其脆弱。所谓损坏，本质上是由于外部施加的电压、电流或热量超过了芯片数据手册中规定的“绝对最大额定值（Absolute Maximum Ratings）”，导致内部硅片发生不可逆的热击穿、金属互连线熔断或 PN 结永久性破坏。

判断结论：在实际工程应用中，集成运放的“头号杀手”绝对是电气过应力（EOS）。绝大多数的实物损坏事件，都可以直接归结为供电异常（超压/反接）、输入引脚违规（电压超越电源轨），以及输出端长时间短路导致的严重热失控。

参考回答（口语化面试版）：

“在实际画板子和调试的过程中，运放‘阵亡’基本跑不出这几个最典型的作死操作：

第一是在电源端被‘搞死’。最常见的就是供电电压给高了，超过了手册允许的极限；或者是画错图、接错线，把正负电源直接接反了。运放内部管子的耐压值是很严格的，超压或者反接会引发巨大的短路电流，芯片瞬间就会发烫甚至冒烟烧穿。

第二是输入端‘吃不消’。运放的输入引脚电压，是绝对不允许超过电源轨的。比如你用单电源 5V 供电，输入端却硬灌进去了 12V 的外部信号。这时候内部的 ESD 保护二极管会被强行正向导通，如果你在外面还没串联个限流电阻，巨大的灌电流瞬间就能把输入级的管子直接烧没。

第三是输出端‘活活累死’。虽然现在很多现代运放号称带有短路保护，但如果你把输出端长时间死死地短路到地、短路到电源，或者让它推一个极大的容性负载导致电路疯狂自激振荡，芯片就会严重发热。一旦结温超过了 150℃ 的极限，热保护失效，芯片同样会当场暴毙。

第四就是静电（ESD）和闩锁效应（Latch-up）。比如冬天拿芯片没戴静电环，手上的几千伏静电一碰，直接把内部 MOS 管的极薄栅极氧化层给击穿了。或者是板子上电的时序不对、外部来了个巨大的电压尖峰，不小心触发了芯片内部寄生的可控硅结构，导致电源和地之间直接导通，瞬间拉出大电流把芯片烧毁。”

9、为了保护集成运放免受上述因素的损害，可以采取什么措施？

运放外围保护电路的概念：运放的外部保护电路是指在芯片的电源引脚、信号输入引脚和输出引脚处，通过合理布局无源器件（如限流电阻、去耦电容）和非线性保护器件（如肖特基二极管、TVS 管），在异常电压或电流侵入芯片内部之前将其隔离或泄放掉的“外围防御系统”。

判断结论：保护的核心工程逻辑就是四个字：“限流、泄压”。通过外置器件，把原本可能灌入运放内部的毁灭性大电流限制住，或者引流到电源轨和地，从而确保运放引脚上的电压和电流永远被强行圈定在数据手册规定的“绝对最大额定值”安全圈内。

参考回答（口语化面试版）：

“在实际画板子的时候，为了不让运放莫名其妙地烧掉，我一般会在外围加上这几道防线：

第一道防线在电源端，防反接和防尖峰。最土但也最管用的办法，就是在电源输入线上串个肖特基二极管，防止电源接反直接烧芯片；同时在紧挨着运放电源引脚的地方，一定要放上 0.1μF 和 10μF 的去耦电容，如果有严苛的电磁环境，还会并联一个 TVS 管，专门用来吸收瞬态的过压尖峰。

第二道防线在输入端，限流加钳位。为了防止外部灌进来超过电源轨的高压，我会在输入引脚前串联一个限流电阻（通常几千欧姆）。如果外部环境很恶劣，还会再反向并联两个肖特基二极管到正负电源。这样一旦有高压打过来，外部二极管会抢先导通，把多余的能量直接泄放到电源轨上，死死护住运放内部脆弱的输入级。

第三道防线在输出端，限流防自激。如果运放要去推一段长电缆或者容性负载，我一定会在输出引脚处串联一个小电阻（几十欧姆左右）。这招不仅能把输出端意外短路时的电流限制在安全范围内，还能有效隔离外部的寄生电容，防止芯片因为相位延迟而产生高频自激振荡，活活把自己‘烫死’。

最后就是软防护了，也就是注意上电时序。设计系统的时候要保证，外部的输入信号绝对不能比运放的供电电源先到位，避免通过输入端给整块芯片‘寄生供电’从而触发闩锁效应。平时拿取芯片也得做好人体的防静电措施。”

10、集成运放的内部结构及主要特点

集成运放内部结构与主要特点的概念：集成运算放大器本质上是一个包含多级放大的超高增益直接耦合放大电路。从硬件架构上看，它由输入级（差分放大）、中间级（电压放大）、输出级（推挽放大）和偏置网络（恒流源）四大部分组成。其整体电气性能表现出极高的开环电压增益、极大的输入阻抗和极小的输出阻抗。

判断结论：集成运放的主要特点不仅体现在优秀的宏观电气指标上，更体现在其基于“集成电路制造工艺”的设计思路上。由于所有元件都做在同一块硅片上，它的核心设计逻辑是“多用晶体管，少用大电阻，坚决不用大电容”，并极度依赖同批次晶体管出色的“参数一致性”来构建对称电路，从而实现极强的抗干扰和抑制温漂能力。

参考回答（口语化面试版）：

“运放内部不管看着多复杂，骨架其实就四块：输入级用差分电路抗干扰，中间级死命拉高电压增益，输出级用推挽电路去带负载，最后用镜像电流源做偏置大管家，给各级提供稳定的直流电。

说到它的主要特点，除了咱们书本上常背的‘三高一低’（高增益、高输入阻抗、高共模抑制比、低输出阻抗）之外，我更愿意从芯片工艺的角度来总结它，主要有三个非常有意思的工程特点：

第一是全电路直接耦合。因为在指甲盖大小的硅片上根本做不出大容量的耦合电容，太占面积了，所以运放内部级与级之间全都是直接连在一起的，这也让它能直接放大直流信号。

第二是‘管子比电阻便宜’。在芯片里做大阻值的电阻极其浪费硅片面积，所以运放内部会大量使用晶体管搭建的‘有源恒流源’去代替传统的偏置电阻和负载电阻，不仅省空间，性能还更好。

第三是‘不求绝对值准，只求匹配度高’。同一块硅片上挨着烤出来的两个晶体管，绝对参数可能会随温度乱飘，但它俩的参数一定是一模一样、同向变化的。运放就是利用了这种极高的‘对称配对性’，大量采用差分结构和镜像电流源，通过两边相减来完美抵消掉环境干扰。这才是集成运放设计的真正精髓所在。”

11、理想运放的性能指标？

理想运放性能指标的概念：理想运算放大器是我们在做电路理论分析时，为了大幅简化计算而假设出来的一个“完美物理模型”。它的所有核心性能指标都走向了两个极端——要么是“无穷大”，要么是“绝对的零”。

判断结论：这些看似不切实际的“理想化”指标，本质上正是推导运放电路分析两大核心法则——“虚短（Virtual Short）”和“虚断（Virtual Open）”的理论基石。没有这些极端指标的支撑，工程上的快速化简和手算就无从谈起。

参考回答（口语化面试版）：

“理想运放的性能指标，其实不用死记硬背，因为它们全都是最极端的完美状态。我平时都是结合它的实际物理意义，围绕几个‘无穷大’和‘零’来理解的：

首先是开环电压放大倍数（ $A_{uo}$ ）为无穷大。这意味着哪怕输入端只有一丁点压差，输出也会瞬间爆表。正因为放大的能力是无穷大的，当咱们给它加上负反馈之后，它为了让输出稳住，就会倒逼两个输入端的电压变得完全一样。这就是咱们常说的‘虚短’的根本来源。

第二是输入阻抗（ $R_i$ ）为无穷大。这就意味着运放的输入引脚就像一堵密不透风的墙，绝对不会从前面的信号源抽走哪怕一微安的电流。电流进不去，自然就形成了‘虚断’。

第三是输出阻抗（ $R_o$ ）为零。这就代表它的带载能力天下无敌，不管输出端接多重、多复杂的负载，它的输出电压都稳如泰山，绝对不会被拉低。

除了这最核心的三条，还有像带宽（ $BW$ ）为无穷大（不管信号频率多高它都能零延迟跟上，压摆率无限大）、共模抑制比（CMRR）为无穷大（对哪怕再强的环境噪声和温漂也绝对免疫），以及失调参数为零（只要输入是零，输出就绝对是绝对完美的零伏）。虽然现实中的芯片达不到这种神仙境界，但作为咱们工程手算和设计电路的基准模型，这套指标体系是非常好用的。”