verilog中|与||的区别

|:将符号左边的数与符号右边的数进行按位操作

||:符号左边和符号右边有一个为真,则输出为真

更多推荐