一种用于抗负偏置温度不稳定性与正偏置温度不稳定性静态随机存取存储器设计的可响应片上传感器电路

摘要

工艺变化（PV）、偏置温度不稳定性（BTI）以及时间相关的介质击穿（TDDB）是影响半导体芯片设计可靠性的关键因素。它们会导致系统不稳定并增加软错误率。本文提出了一种利用运行时漏电流监测的紧凑型片上退化技术。所提出的基于传感器的自适应技术通过体偏压发生器电路补偿由工艺变化和老化引起的性能波动。已针对三年和十年应力进行了仿真实验。仿真结果证明了所提出的传感器的优越性，在1伏电源电压下，相比最先进的传感器，其输出电压提高了33%（最高达0.75伏特），灵敏度达到98%。与最先进的技术相比，该技术在静态随机存取存储器中最多可缓解80%的PV和BTI效应。

关键词

互补金属氧化物半导体；负偏置温度不稳定性；正偏置温度不稳定性；工艺变化；静态随机存取存储器；稳定性；缓解；寿命

1. 引言

恒定电压缩放（CVS）是一种可在维持电源电压不变的同时，使器件尺寸进一步缩小至纳米尺度的方法。使用该方法会增加栅极氧化物（沟道与栅极氧化物之间）上的电场，从而引发负偏置温度不稳定性（NBTI）、正偏置温度不稳定性（PBTI）、时间相关的介质击穿（TDDB）和热载流子注入（HCI）等退化现象[1,2]。这些退化机制使得在深纳米级尺寸下难以满足电路寿命规格。此外，当氧化层厚度低于2 nm时，NBTI和PBTI是导致退化的关键因素[2]。由于鳍式场效应晶体管器件未进行掺杂，沟道‐栅极氧化物界面处的电流密度非常高，导致载流子从沟道加速进入栅极氧化物，且随着应力的增加而进一步加剧[3]。无结鳍式场效应晶体管也有望取代传统MOSFET，但也存在偏置温度不稳定性（BTI）和工艺变化的问题[4]。因此，设计一种鲁棒性SRAM存储器成为首要需求。

上述退化机制会显著影响半导体存储器的可靠性。静态随机存取存储器是一种片上半导体存储器，可与多核处理器配合用作缓存存储器，它能够弥补逻辑电路与主存储器之间的速度差距。微处理器是一个功耗较大的单元，其耗散功率会转化为热量，进一步加剧负偏置温度不稳定性的影响，而该影响与温度成正比。由于热失控的存在，偏置温度不稳定性变得尤为关键。静态随机存取存储器中的软错误率因偏置温度不稳定性而增加。通过增大栅极长度可以降低此类错误。因此，对于高温运行条件下的可靠性可以得到提升[5]。目前已有针对抗NBTI的SRAM电路设计的一些研究。在过去，人们对使用片上NBTI缓解技术关注较少，因为它们需要较大的片上面积和总功耗预算。在现代技术中，面积不再是主要问题，但由于复杂的芯片制造工艺，生产良率正在下降。片上缓解技术有助于提高芯片的良率和寿命[6]。辛格等人提出了一种基于振荡器频率的NBTI传感器，该传感器从片上PMOS晶体管在特定应力模式下的测试中收集数据[7]。这些数据被提供给测量模式，以决定恢复模式。使用了20字节的SRAM寄存器进行应力测量。应力电路由模拟比较器组成，该比较器使用了十四个晶体管，而测量电路则由基于NAND门的振荡器和电平转换电路构成。该传感器电路的主要缺点是，在应力时间线性变化时产生非线性输出。此外，输出随温度变化而不稳定，并且存在面积开销。

赛等人提出了一种多路径老化传感器[8]，该传感器无需放置在最长路径中，从而避免了可能的性能下降。该传感器基于差分多错误检测原理工作，利用模拟差分电路进行应力检测。该传感器的主要优势在于其能够检测并缓解延迟故障。故障检测可同时在两条或更多路径上进行。然而，该传感器具有非线性特性且面积开销较大[8]。杨等人提出了一种用于SRAM寄存器文件的出色的NBTI传感器[9]。该传感器能够检测PMOS晶体管阈值电压的变化。此外，结合原位和现场技术以及软件框架，利用测得的退化阈值电压生成恢复向量。然而，这些技术的缺点在于计算复杂度高且需要片外软件支持。

沙阿等人也提出了一种基于NBTI的传感器，用于测量SRAM的电流变化[10]。尽管该传感器结构紧凑，但其精度和线性度较差。本文提出了一种用于基于6T单元的SRAM的新应力测量传感器。该提出的传感器监测漏电流的变化，并将其转换为电压，再由测量电路进行判断并执行缓解措施。由于采用二极管连接晶体管带来了极高的输入阻抗，该传感器对输入漏电流的变化非常敏感。通过使用两个推挽放大器和一个调谐晶体管，实现了很高的输出摆幅。通过调整片上晶体管的尺寸可以调节所提出传感器的精度水平。

本文提出的其余工作安排如下。第2节讨论了负偏置温度不稳定性对6T SRAM单元的影响，介绍了一种电路级解决方案，并解释了尚存的研究空白。在第3节中，讨论了提出的应力测量传感器及其仿真结果，同时还讨论了该传感器的数学模型以及仿真结果的分析。第4节讨论了提出的架构和补偿技术。第5节将提出的传感器和静态随机存取存储器架构与最先进的传感器电路进行了比较。最后，在第VI节中给出了结论以及未来工作。

2. 静态随机存取存储器的老化效应

负偏置温度不稳定性（NBTI）和正偏置温度不稳定性（PBTI）在直流和交流应力下分别导致 PMOS和NMOS的阈值电压增加，符合幂律模型。直流应力的简化表达式如[11]公式（1）所示
$$
\alpha\Delta|V_{th}^{DC}| = K_{DC}t^n \tag{1}
$$
其中，$n$ 是分子氢扩散的时间常数，其值为 $n= 0.25$，$t$ 为老化时间，$K_{DC}$ 取决于工艺和材料参数。该模型还包含应力和恢复时间常数，这些常数依赖于材料、界面陷阱密度、偏置以及晶体管尺寸。静态随机存取存储器中的 NMOS 和 PMOS 晶体管也会经历交流应力，其影响小于直流应力。交流应力由 [12] 给出：
$$
\Delta|V_{th}^{AC}| \approx \alpha\Delta|V_{th}^{DC}| = \alpha \times K_{DC} \times t^{0.25} \tag{2}
$$
其中 $\alpha$ 是取决于工作交流频率的完善参数。已有研究证实，电路在交流应力下的寿命比直流应力下长四倍。6T SRAM单元中晶体管的充分ON时间取决于时钟频率以及栅极端子输入的变化。NMOS和 PMOS器件在导通状态下承受直流应力，在关断状态下则进行恢复。

分析静态随机存取存储器中N/PBTI的两个主要物理机制：一种由界面陷阱引起，另一种由氧化层内部的深能级陷阱引起。其建模如下[13]适用于45纳米及以下工艺节点：
$$
\Delta V_{th, IT} \sim \exp(- \frac{E_a}{K \times T}) \times (\varepsilon_{tox}(V_{gs} - V_{th}))^{TITCE} \times (TITFD \times E(V_{gs}, V_{ds})) t^{NIT} \tag{3}
$$
其中，$TITCE$ 是由界面陷阱引起的阈值电压退化的反型电荷指数，$TITFD$ 是由界面陷阱引起的阈值电压退化的氧化层电场依赖性，$NIT$ 是应力时间指数，$E$ 是电场。当器件处于弛豫状态时，表现为部分恢复，从而减少总退化量。这可建模如下：
$$
\Delta V_{th,AC}= TID_0 \times \Delta V_{th} \times \exp^{-TDCD \cdot g} \tag{4}
$$
其中$TDCD$是热载流子效应引起的阈值电压退化的沟道电流指数，$g$为取决于时钟占空比的量模型。热载流子效应建模用于表示偏置在宽范围漏极‐栅极电压下的依赖关系[13]。PMOS晶体管的阈值电压随不同纳米技术的变化如图1a所示。仿真结果表明初始应力阶段响应迅速，随后变慢；因此，在芯片寿命早期需要进行芯片恢复。图1b显示了从各种已发表工作中收集的实验数据，这些数据也表明随着温度升高，芯片寿命初期出现快速变化[14]。

(a)

(b)

图1. (a) PMOS晶体管在应力时间 10^5s 15,16 寿命随温度 [14]的变化。

图 2显示了基本的6T SRAM单元电路图 [17]。PU1和PU2是上拉晶体管，A1和A2是访问晶体管， PD1和PD2是驱动晶体管。在所提出的设计中，采用体偏置电路来补偿工艺变化和老化效应。利用基于双阱技术的布局将NMOS和PMOS晶体管的体端子分离，如图 3所示。根据公式(3)，由于NBTI退化随老化时间增加，上拉PMOS晶体管的阈值电压升高。随着PMOS晶体管的阈值电压随老化时间增加，亚阈值漏电流呈指数下降。因此，SRAM单元的总漏电功耗随老化时间减少，如图 1中45纳米技术所示。然而，SRAM单元中PMOS晶体管阈值电压的增加会影响其性能和稳定性。BTI会降低读取噪声容限、保持噪声容限、写入裕度和字线写入裕度（WLWM）。BTI增加了电路延迟以及读取和访问时间失效概率。在应力条件下，由于左侧反相器的翻转点电压降低，读取和保持噪声容限随老化时间而退化。SRAM单元的写入裕度随着应力时间的增加而改善，因为存储逻辑“1”（Q）的节点变弱，从而使得写入更容易 [18,19]。

图2. 6T SRAM单元。

图3. 具有独立体端子的6T SRAM单元布局。

3. 提出的应力测量传感器

提出的传感器设计在某种程度上类似于模拟放大器的设计。提出了一种基于片上PV和NBTI传感器电路的电流转电压转换器，用于补偿由工艺变化、BTI（NBTI和PBTI）引起的损伤。图4a显示了电流转电压放大器的双端口网络，其中$R_{in}$为输入阻抗，$I_{in}$为输入电流源，$V_{2Rin}$为依赖电压源，$I_1$ 为电压依赖电流源，$R_{out}$为输出阻抗，$V_{out}$为输出电压。MOSFET的小信号等效电路如图4b所示。该电路也如前所述工作于电流转电压转换器电路模式。然而，为了线性化电路的输出摆幅并提高其精度，应使输入阻抗和增益最大化。

(a)

(b)

图4。 （a）提出的电路的双端口等效网络。（b）基于晶体管的电流控制电压源的小信号等效模型。

BTI和工艺变化传感器设计的改进电路如图5所示。m1和m2晶体管实现电流转电压。放大由 m3和m4晶体管完成。m1和m2晶体管为二极管连接，与电压器件结合起到电阻作用。M5晶体管作为调谐器件，用于调节电路的线性度和输出摆幅。我们可以通过调整M5晶体管宽度来调节传感器。

45 nm（freePDK）下提出的传感器布局如图6所示。

图5. 提出的NBTI传感器电路。

图6. 提出的传感器电路的布局。

图 7显示了基于仿真优化的M5结果。它展示了不同M5晶体管宽度和温度下的输出电压。当输入电流范围为0到1 nA时，M5晶体管宽度在140 nm到170 nm之间时，输出电压与输入电流之间呈现出几乎线性的关系。所提出的传感器在1 KB SRAM存储器上进行了测试，其中列阵列大小为128位（即一列连接了128个SRAM单元）。在FF工艺角下，最大泄漏电流值为 3 µA。从图FF可以看出，在 3 µA的漏电流范围内，通过设置VDD=可实现最佳线性关系

1.1 伏特和W5= 145 nm。通过提高电源电压实现该线性范围。m6 和 m7 晶体管构成输出级放大器， 以实现所需的全输出电压摆幅。图 9所示传感器的仿真结果表明，提出的传感器电路能够在输入电流发生微小变化时产生较大的输出电压变化。在 1 伏电源下，输出电压摆幅范围从 0.1 伏特到 0.75 伏特， 高于最先进的传感器 [20]所达到的输出电压范围。为了展示工艺变化对提出的传感器电路的影响，进行了 5000 次蒙特卡洛仿真以显示阈值电压的变化。仿真结果如图 10所示，其中输出电压的均值 µ 和标准差（SD） σ小于最先进的设计[20]所产生的输出。

图7. 使用M5晶体管调节传感器电路。

图8. 提出的传感器在 3 µA范围内的转移特性。

图9. 提出的传感器的转移特性的比较分析。

图10. 提出的传感器的输出电压的蒙特卡洛和高斯分布。

3.1. 传感器的数学建模

传感器的物理操作可以通过分析其电气等效电路来描述，该电路如图11所示。该电路由三级组成：第一级是电流‐电压转换电路，由二极管连接的晶体管构成，后接可变电阻电路。Iddq连接到输入晶体管的栅极端子。由于输入阻抗非常高，Ix被假定为零。其中Ix在图11中示出。

图11. 提出的电路的电阻等效模型。

$$
I_{M2} = I_{ddq} + I_{M1} \tag{5}
$$
$$
\therefore V_x = I_{M2} \times R_{M2} \tag{6}
$$
通过第一个反相器电路的电流Iddq的微小变化可以改变$I_{M2}$，从而引起$V_x$电压的变化，进而导通/关断m3和m4晶体管。因此，$R_{M3}$、$R_{M4}$和$R_{M5}$的电阻值取决于$V_x$和$I_{inv1}$，如公式(7)所示。
$$
R_{M3}, R_{M4}, R_{M5} = \int(V_x, I_{inv1}) \tag{7}
$$
其中$I_{inv1}$是流过第一个反相器电路的电流，该电流随后进入第二个反相器电路。同理，$R_{M6}$和$R_{M7}$取决于$V_y$和$I_{inv2}$，如公式(8)所示。
$$
R_{M6}, R_{M7} = \int(V_y, I_{inv2}) \tag{8}
$$
因此，传感器电路的输出电压依赖于$I_{inv2}$和$R_{M7}$。这些参数也是输入电流$I_{ddq}$带有放大因子的函数。
$$
V_{out} = K_M \times I_{inv2} \times R_{M7} \tag{9}
$$
其中，$I_{inv2}$ 是流过第二个反相器的电流。该电流是$V_x$的函数，而$V_x$又是$I_{ddq}$的函数，并具有放大因子。$K_M$ 是一个拟合参数，其值取决于所使用的工艺。上述分析解释了提出的传感器电路的电气行为。然而，输入阻抗的确切值以及输出电压对皮安级输入电流微小变化的响应，只能通过传感器电路的小信号等效模型来获得。

传感器电路的简化小信号等效模型如图12所示。该模型用于求解提出传感器的传递函数。通过在输出节点应用基尔霍夫电流定律（KCL），可推导出传感器电路的增益或传递函数如下：

图12. 提出的电路的小信号模型。

$$
\frac{V_{out}}{I_{ddq}} = \frac{(g_{m3} + g_{m4} + g_{m5})(g_{m6} + g_{m6})[(r_{o3}|r_{o4}) + r_{o5}]}{g_{m1} + g_{m2} + \frac{1}{r_{o1}|r_{o2}}} \tag{10}
$$
$$
\frac{V_{out}}{I_{ddq}} = \frac{(g_{m3} + g_{m4} + g_{m5})(g_{m6} + g_{m6})[(r_{o3}|r_{o4}) + r_{o5}]}{g_{m1} + g_{m2}} \tag{11}
$$
如果所有晶体管的尺寸和偏置条件相同，则上述表达式可简化如下：
$$
\frac{V_{out}}{I_{ddq}} = 3g_m \times r_o \tag{12}
$$
其中$g_m$为跨导，$r_o$为晶体管的输出电阻。$V_{out}$是晶体管输出电阻和跨导的函数。所提出的传感器的灵敏度定义为输出变化与输入变化之比，即$s = \Delta V_{out}/\Delta I_{in}$，其值为0.4 毫伏/纳安，远高于SUBHDIP传感器的灵敏度[20]。由于存在栅极氧化物和二极管连接的晶体管，提出电路的输入电阻非常高。对于优良的放大器，输出电阻应尽可能小。

设计。输出电阻可以在图Vout节点处通过应用测试电压源并使用基尔霍夫电流定律（KCL）如下计算：
$$
\frac{V_{test}}{I_{test}} = \frac{1-(r_{o1}|r_{o2})}{(g_{m6} + g_{m7})\times{1-(r_{o6}|r_{o7})}} \tag{13}
$$
进一步简化后得到以下结果：
$$
r_{out} = \frac{1}{g_{m6} + g_{m7}} \tag{14}
$$
其中 $g_m$和 $r_o$是依赖于晶体管尺寸、阈值和电源电压的已知参数 [21]。图 9显示了提出的传感器电路的仿真与其数学模型之间的比较。仿真结果与模型表现出相似的特性。

4. 提出的补偿电路

提出的电路在基于64X1KB蝶形结构的SRAM上进行了测试，其阵列大小为128字节。补偿电路从传感器电路获取输入，并为不同的输入电压生成一系列背栅电压。用于补偿测试电路中负偏置温度不稳定性的VBB发生器电路如图13所示。提出的补偿电路由判决电路和背栅/体（VBB）电压发生器组成。体偏置电压发生器电路可通过将二极管连接的MOSFET串联连接实现，这些MOSFET作为串联电阻以生成不同的电压电平。体偏置电路中晶体管的尺寸已按照前一节所述进行优化，使得每个二极管连接的MOSFET上的电压降相等。每个二极管连接的MOSFET上的电压降取决于放大器的输出。

VB电压控制电路采用伪NMOS逻辑设计，其中时钟 控制晶体管Pk的栅极，该晶体管为弱晶体管[22]。体偏置发生器电路也可以使用片上电荷泵[23]来设计。

图13. 所提出的补偿型静态随机存取存储器架构。

5. 结果与讨论

在本节中，讨论了在不同应力条件下的仿真结果。仿真使用Cadence Virtuoso和HSPICE工具在 25°C、75°C和125°C温度下进行。仿真所采用的工艺为45 纳米工艺PDK。MOS可靠性分析 (MOSRA)模型已在第三节中讨论过，并用于热载流子效应、负偏置温度不稳定性和正偏置温度不稳定性引起的应力分析[24]。

基于蝶形结构的SRAM架构的芯片布局如图14所示，顶部为预充电电路。SRAM阵列、解码器和传感器电路连接到所有阵列，其中SRAM阵列深度为128字节。多路复用器和灵敏放大器连接在下方传感器电路。无 IO焊盘的芯片总面积为 387 × 183 µm，传感器电路所占面积为 374.1 × 1.15 µm， 占总面积的 0.6%。

图14. 基于蝴蝶架构的无IO‐pad SRAM微芯片。

通常在6T SRAM中，读取操作的次数多于写入操作。因此，如图15所示，在读取模式下计算了 6T SRAM晶体管的阈值电压变化。从结果可以看出，驱动晶体管上的应力最大。由于访问晶体管直接连接字线和位线，它们受到PBTI应力的影响也比驱动晶体管更大。SRAM单元的待机漏电流随应力的变化而变化。这种漏电流的变化由提出的NBTI传感器进行测量。同一传感器也可用于缓解工艺变化带来的影响。表1显示了128B SRAM阵列在不同工艺角下的读取时间（RT）、写入时间（WT）和漏电流。漏电流的最小值和最大值分别为27 纳安和3.76 微安。因此，我们将传感器调节至3 纳安的电流量程，如图8所示。为了找到将阈值电压恢复至TT工艺角正常值所需的体偏置电压，使用不同的体偏置电压对SS和FF到TT工艺角进行了写入和读取时间仿真。表2中显示了部分SS工艺角的仿真结果，可以看出，通过施加高亮显示的体电压，可以恢复TT工艺角下的正常阈值电压。类似地，从FF工艺角的仿真中得到所需的电压为（BBPMOS= 1.8 伏特 和 BBNMOS= −0.8 伏特）。由于所提出传感器的输出电压范围为0.1伏至1伏，因此可以利用该传感器和电荷泵电路生成所需的体偏置电压范围。

(a)

(b)

(c)

图15. SRAM单元晶体管在10年NBTI与PBTI应力下的Vth退化。

工艺角	写入时间(s)	写入时间(s)	漏电流(A)
TT	5.81 × 10⁻¹¹	9.51 × 10⁻¹¹	475n
FF	4.59 × 10⁻¹¹	7.61 × 10⁻¹¹	3.76u
FS	6.01 × 10⁻¹¹	7.83 × 10⁻¹¹	2.68微
SF	9.33 × 10⁻¹¹	1.72 × 10⁻¹⁰	1.13微
SS	1.22 × 10⁻¹⁰	2.08 × 10⁻¹⁰	27.9纳

表1. 工艺角和漏电流。

读取时间(s)	写入时间(S)	BBPMOS	BBNMOS
2.08 × 10⁻¹⁰	1.22 × 10⁻¹⁰	1.0	0.0
2.09 × 10⁻¹⁰	1.20 × 10⁻¹⁰	0.95	0.05
2.04 × 10⁻¹⁰	1.19 × 10⁻¹⁰	0.9	0.1
2.06 × 10⁻¹⁰	1.18 × 10⁻¹⁰	0.85	0.15
1.99 × 10⁻¹⁰	1.18 × 10⁻¹⁰	0.8	0.2
1.96 × 10⁻¹⁰	1.16 × 10⁻¹⁰	0.75	0.25
1.96 × 10⁻¹⁰	1.14 × 10⁻¹⁰	0.7	0.3
1.95 × 10⁻¹⁰	1.13 × 10⁻¹⁰	0.65	0.35
1.94 × 10⁻¹⁰	1.14 × 10⁻¹⁰	0.6	0.4
1.94 × 10⁻¹⁰	1.13 × 10⁻¹⁰	0.55	0.45
1.95 × 10⁻¹⁰	1.13 × 10⁻¹⁰	0.5	0.5
1.91 × 10⁻¹⁰	1.12 × 10⁻¹⁰	0.45	0.55
1.93 × 10⁻¹⁰	1.12 × 10⁻¹⁰	0.4	0.6
1.88 × 10⁻¹⁰	1.14 × 10⁻¹⁰	0.35	0.65
1.90 × 10⁻¹⁰	1.16 × 10⁻¹⁰	0.3	0.7
1.91 × 10⁻¹⁰	1.20 × 10⁻¹⁰	0.25	0.75
1.95 × 10⁻¹⁰	1.28 × 10⁻¹⁰	0.2	0.8

表2. 体偏置电压。

在45纳米技术下，SRAM单元的待机漏电流已知约为几纳安[25–27]。RNM和SNM分别为读噪声容限和静态噪声容限，是用于评估SRAM单元稳定性的参数。SRAM的性能通过字线写入裕度（ WLWM）和读取电流参数进行评估。图16和17显示了在25摄氏度和125摄氏度温度下由于负偏置温度不稳定性导致的RNM和SNM退化情况。在较高温度下，负偏置温度不稳定性的影响进一步加剧，从而进一步降低SRAM的稳定性。

(a)

(b)

图16. 在10年NBTI应力下RNM的退化，温度分别为(a) T= 25°C。(b) T= 125 °C。

(a)

(b)

图17. 在10年NBTI应力下SNM的退化，温度分别为(a) T= 25°C。(b) T= 125 °C。

(a)

(b)

图18。 在（a）T= 25°C下，WLWM在10年NBTI应力下的退化。（b）T= 125 °C下。

图19. 在10年NBTI和PBTI应力下WLWM的退化。

参数（适用于10年应力）	静态噪声容限 （毫伏）	WLWM(毫伏)
无应力	361	330
有NBTI	310	345
带NBTI和PBTI	187	365

表3. 有10年应力下静态随机存取存储器稳定性和性能的退化。

图20。 所提方法与现有技术在原位[9]和（TPM） [28]的稳定性与写入性能失效比较。

提出的设计具有许多优点，但每个设计在速度、面积和稳定性方面也存在局限性。提出的传感器可在温度范围0°C至100°C内完美工作。然而，通过增大晶体管的尺寸，可使传感器在更宽的温度范围内工作。该提出的设计还需要更大的设计面积和更高的功耗预算。此电路的一个关键限制是其所需的最低工作电源电压为1.1伏特。提出的电路需要额外的时钟周期，这会导致延迟并限制性能。因此，改进电路设计以使其能在更低的电压电平下工作且无需额外时钟周期，将是我们未来的研究课题。

6. 结论

工艺变化和BTI（NBTI和PBTI）是影响电路设计可靠性的最关键问题。对于国防与航空航天应用的系统而言，这些问题尤为严重，因为这些可靠性退化源会降低系统的稳定性与寿命。通常， SRAM被用作微处理器内部的缓存存储器，以弥补逻辑电路与主存速度之间的差距。由于BTI引起的 SRAM单元阈值电压偏移可能导致性能和稳定性的退化。所提出的BTI缓解技术不仅能够检测器件阈值电压的微小变化并缓解由此引起的退化，还能检测漏电流的变化并将其转换为电压。仿真结果表明， 在1V电源电压下，提出的传感器相比其他传统的最先进的传感器可提供高出33%的输出电压和98%的灵敏度。此外，与传统技术相比，该技术在SRAM中最多可缓解80%由NBTI和PBTI引起的影响。输出电压是通过传感器电路的小信号等效模型计算得出的，并与仿真结果进行了比较。模型的仿真也验证了所提出传感器的高效性。通过增加SRAM的尺寸，还可以降低所提技术的面积开销。提出的传感器电路可用于任何模拟与数字CMOS电路。